KI-Beratung Beta
Vor Ort
Merkzettel Warenkorb
Produktbild: Design-for-Test and Test Optimization Techniques for TSV-based 3D Stacked ICs
- 11%

Design-for-Test and Test Optimization Techniques for TSV-based 3D Stacked ICs

11% sparen

99,99 € UVP 113,07 €

inkl. gesetzl. MwSt., Versandkostenfrei

Beschreibung

Produktdetails

Einband

Taschenbuch

Erscheinungsdatum

23.08.2016

Abbildungen

XVIII, 245 p. 133 illus., 115 illus. in color.

Verlag

Springer

Seitenzahl

245

Maße (L/B/H)

23,5/15,5/1,4 cm

Gewicht

454 g

Auflage

Softcover reprint of the original 1st ed. 2014

Sprache

Englisch

ISBN

978-3-319-34534-5

Beschreibung

Produktdetails

Einband

Taschenbuch

Erscheinungsdatum

23.08.2016

Abbildungen

XVIII, 245 p. 133 illus., 115 illus. in color.

Verlag

Springer

Seitenzahl

245

Maße (L/B/H)

23,5/15,5/1,4 cm

Gewicht

454 g

Auflage

Softcover reprint of the original 1st ed. 2014

Sprache

Englisch

ISBN

978-3-319-34534-5

Herstelleradresse

Springer-Verlag GmbH
Tiergartenstr. 17
69121 Heidelberg
DE

Email: ProductSafety@springernature.com

Noch keine Bewertungen vorhanden

Verfassen Sie die erste Bewertung zu diesem Artikel

Helfen Sie anderen Kundinnen und Kunden durch Ihre Meinung.

Kundinnen und Kunden meinen

Bewertungen (0)
  • Produktbild: Design-for-Test and Test Optimization Techniques for TSV-based 3D Stacked ICs

  • Introduction.- Wafer Stacking and 3D Memory Test.- Built-in Self-Test for TSVs.- Pre-Bond TSV Test Through TSV Probing.- Pre-Bond TSV Test Through TSV Probing.- Overcoming the Timing Overhead of Test Architectures on Inter-Die Critical Paths.- Post-Bond Test Wrappers and Emerging Test Standards.- Test-Architecture Optimization and Test Scheduling.- Conclusions.