Logic Synthesis and Verification Algorithms
-
- Hardcover
- Taschenbuch ausgewählt
- eBook
-
Sprache:Englisch
-
Auflage:Softcover reprint of the original 1st ed. 1996
82,99 €
UVP
93,49 €
inkl. gesetzl. MwSt.,
Beschreibung
Produktdetails
Einband
Taschenbuch
Erscheinungsdatum
18.03.2013
Abbildungen
XXXII, 564 p.
Verlag
Springer UsSeitenzahl
564
Maße (L/B/H)
25,4/17,8/3,3 cm
Gewicht
1112 g
Auflage
Softcover reprint of the original 1st ed. 1996
Sprache
Englisch
ISBN
978-1-4757-7036-0
Logic Synthesis and Verification Algorithms
is a textbook designed for courses on VLSI Logic Synthesis and Verification, Design Automation, CAD and advanced level discrete mathematics. It also serves as a basic reference work in design automation for both professionals and students.
Logic Synthesis and Verification Algorithms
is about the theoretical underpinnings of VLSI (Very Large Scale Integrated Circuits). It combines and integrates modern developments in logic synthesis and formal verification with the more traditional matter of Switching and Finite Automata Theory. The book also provides background material on Boolean algebra and discrete mathematics.
A unique feature of this text is the large collection of solved problems.
Throughout the text the algorithms covered are the subject of one or more problems based on the use of available synthesis programs.
Noch keine Bewertungen vorhanden
Verfassen Sie die erste Bewertung zu diesem Artikel
Helfen Sie anderen Kundinnen und Kunden durch Ihre Meinung.
Kurze Frage zu unserer Seite
Vielen Dank für Ihr Feedback
Wir nutzen Ihr Feedback, um unsere Produktseiten zu verbessern. Bitte haben Sie Verständnis, dass wir Ihnen keine Rückmeldung geben können. Falls Sie Kontakt mit uns aufnehmen möchten, können Sie sich aber gerne an unseren Kund*innenservice wenden.
zum Kundenservice