Vor Ort
Merkzettel Warenkorb

Gutscheinbedingungen

**Gültig bis 02.09.2026 auf fremdsprachige Bücher in der Thalia App. Einzelne Artikel können ausgeschlossen sein. Ausgenommen sind preisgebundene Artikel & eBooks. Pro Einkauf einmal einlösbar. Click & Collect nur bei Onlinevorabzahlung möglich. Keine Barauszahlung. Nicht kombinierbar mit anderen Aktionen und Gutscheinen. Gutschein wird auf max. 500€ Bestellwert angerechnet. Nicht gültig für Geschenkkarten, Versandkosten und Services.
  • Produktbild: Layout Optimization in VLSI Design
  • Produktbild: Layout Optimization in VLSI Design
Band 8 - 12%

Layout Optimization in VLSI Design

Aus der Reihe Network Theory and Applications
12% sparen

144,99 € UVP 164,99 €

inkl. gesetzl. MwSt., Versandkostenfrei

Beschreibung

Produktdetails

Einband

Gebundene Ausgabe

Erscheinungsdatum

31.12.2001

Abbildungen

VIII, 288 p.

Herausgeber

Bing Lu + weitere

Verlag

Springer Us

Seitenzahl

288

Maße (L/B/H)

24,1/16/2,1 cm

Gewicht

617 g

Auflage

2001

Sprache

Englisch

ISBN

978-1-4020-0089-8

Beschreibung

Produktdetails

Einband

Gebundene Ausgabe

Erscheinungsdatum

31.12.2001

Abbildungen

VIII, 288 p.

Herausgeber

Verlag

Springer Us

Seitenzahl

288

Maße (L/B/H)

24,1/16/2,1 cm

Gewicht

617 g

Auflage

2001

Sprache

Englisch

ISBN

978-1-4020-0089-8

Herstelleradresse

Springer-Verlag GmbH
Tiergartenstr. 17
69121 Heidelberg
DE

Email: ProductSafety@springernature.com

Noch keine Bewertungen vorhanden

Verfassen Sie die erste Bewertung zu diesem Artikel

Helfen Sie anderen Kundinnen und Kunden durch Ihre Meinung.

Kundinnen und Kunden meinen

Bewertungen (0)
  • Produktbild: Layout Optimization in VLSI Design
  • Produktbild: Layout Optimization in VLSI Design
  • 1. Integrated Floorplanning and Interconnect Planning.- 2. Interconnect Planning.- 3. Modern Standard-cell Placement Techniques.- 4. Non-Hanan Optimization for Global VLSI Interconnect.- 5. Techniques for Timing-Driven Routing.- 6. Interconnect Modeling and Design with Consideration of Inductance.- 7. Modeling and Characterization of IC Interconnects and Packagings for the Signal Intergrity Verification on High-Performance VLSI Circuits.- 8. Tradeoffs in Digital Binary Adder Design: the Effects of Floorplanning, Number of Levels of Metals, and Supply Voltage on Performance and Area.