Entwurf eines Addierers mit geringem Stromverbrauch für VLSI DE
-
- Deutsch ausgewählt
53,50 €
inkl. gesetzl. MwSt.,
Beschreibung
Produktdetails
Einband
Taschenbuch
Erscheinungsdatum
23.10.2025
Verlag
Verlag Unser WissenSeitenzahl
56
Maße (L/B/H)
22/15/0,4 cm
Gewicht
102 g
Auflage
1. Auflage
Sprache
Deutsch
ISBN
978-620-9-16757-7
In dieser Arbeit wird ein energieeffizienter Näherungsaddierer vorgeschlagen, der eine stromsparende und leistungsstarke Addition ohne gravierende Qualitätseinbußen ermöglicht. Der vorgeschlagene Addierer führt eine flächeneffiziente Näherungslogik ein, die zum Addieren der niederwertigsten Bits des Addierers verwendet wird. Die Effektivität des Addierers wird im Vergleich zu den bekannten genauen und approximativen Addierern durch die Implementierung in Tanner und MATLAB analysiert. Das Simulationsergebnis zeigt, dass der vorgeschlagene Addierer die bestehenden Addierer übertrifft und effektiv in Anwendungen eingesetzt werden kann, die geringe Fehler tolerieren.
Noch keine Bewertungen vorhanden
Verfassen Sie die erste Bewertung zu diesem Artikel
Helfen Sie anderen Kundinnen und Kunden durch Ihre Meinung.
Kurze Frage zu unserer Seite
Vielen Dank für Ihr Feedback
Wir nutzen Ihr Feedback, um unsere Produktseiten zu verbessern. Bitte haben Sie Verständnis, dass wir Ihnen keine Rückmeldung geben können. Falls Sie Kontakt mit uns aufnehmen möchten, können Sie sich aber gerne an unseren Kund*innenservice wenden.
zum Kundenservice