Introduction to SystemVerilog

Das Buch beschreibt SystemVerilog umfassend und geht zudem auf alle vier Teilsprachen ein: Design, Verifikation, Assertions (SVA) und Functional Coverage. Aufgrund des ohnehin schon großen Umfanges von 842 Seiten geht das Buch insofern auf die Teildomänen ein, als dass man einen guten Eindruck vom Fachwissen erhält. Im Zentrum steht aber die Sprache, weniger z.B. das Digitaldesign an sich. Wer also Details braucht (z.B. die x. Variante einer FlipFlop-Beschreibung oder x. Variationen einer Statemachine), muss auf Literatur zurückgreifen, die sich auf die Teilgebiete einlässt. Gut finde ich: (+) verständlich, sprachlich sympathisch und nicht trocken, (+) Abdeckung der Sprache, (+) Übersichtlichkeit, Gestaltung, selten sind Bilder auf Seiten fernab vom Text gedruckt, (+) Der Code ist überwiegend leserlich formatiert, selten schlecht eingerückt, (+) Gut erklärte Beispiele aus verschiedenen Perspektiven. Jene werden kommentiert im Code erklärt sowie daraufhin ausführlich im Text. Weniger gut: (-) In sehr wenigen Fällen werden Dinge ausführlich doppelt erklärt, als ob der Autor vergessen hätte, was er vor drei Seiten geschrieben hat. Hier zeigt sich, dass dieses Buch in der ersten Revision vorliegt. (-) Literaturreferenzen werden sehr spärlich gehandhabt und beschrieben. Über die Unzulänglichkeiten sieht man schnell hinweg. Dieses Werk als zentrale Anlaufstelle für SystemVerilog möchte ich nicht missen.