Vor Ort
Merkzettel Warenkorb
Produktbild: VLSI-SoC: Design Trends
Band 621

VLSI-SoC: Design Trends 28th IFIP WG 10.5/IEEE International Conference on Very Large Scale Integration, VLSI-SoC 2020, Salt Lake City, UT, USA, October 6–9, 2020, Revised and Extended Selected Papers

Aus der Reihe IFIP Advances in Information and Communication Technology

129,99 €

inkl. gesetzl. MwSt., Versandkostenfrei

Beschreibung

Produktdetails

Einband

Gebundene Ausgabe

Erscheinungsdatum

15.07.2021

Herausgeber

Andrea Calimera + weitere

Verlag

Springer

Seitenzahl

364

Maße (L/B/H)

24,1/16/2,7 cm

Gewicht

740 g

Auflage

1st ed. 2021

Sprache

Englisch

ISBN

978-3-030-81640-7

Beschreibung

Produktdetails

Einband

Gebundene Ausgabe

Erscheinungsdatum

15.07.2021

Herausgeber

Verlag

Springer

Seitenzahl

364

Maße (L/B/H)

24,1/16/2,7 cm

Gewicht

740 g

Auflage

1st ed. 2021

Sprache

Englisch

ISBN

978-3-030-81640-7

Herstelleradresse

Springer-Verlag KG
Sachsenplatz 4-6
1201 Wien
AT

Email: GPSR Kontakt

Noch keine Bewertungen vorhanden

Verfassen Sie die erste Bewertung zu diesem Artikel

Helfen Sie anderen Kundinnen und Kunden durch Ihre Meinung.

Kundinnen und Kunden meinen

Bewertungen (0)
  • Produktbild: VLSI-SoC: Design Trends
  • Low-Power High-Speed ADCs for ADC-Based Wireline Receivers in 22nm FDSOI .- A 125 pJ/b Mixed-Mode MCMC MIMO Detector with Relaxed DSP .- Low Power Current-Mode Relaxation Oscillators for Temperature and Supply Voltage Monitoring .- Fully-Autonomous SoC Synthesis using Customizable Cell-Based Analog and Mixed-signal Circuits Generation.- Assessing the Configuration Space of the Open Source NVDLA Deep Learning Accelerator on a Mainstream MPSoC Platform .- SAT-Based Mapping of Data-Flow Graph onto Coarse-Grained Reconfigurable Array.- Learning Based Timing Closure on Relative Timed Design .- Multilevel Signalling for High-Speed Chiplet-to-Chiplet Communication .- From Informal Specifications to an ABV Framework for Industrial Firmware Verification .- Modular Functional Testing: Targeting the Small Embedded Memories in GPUs.- RAT: A Lightweight Architecture Independent System-level Soft Error Mitigation Technique .- SANSCrypt: Sporadic-Authentication-Based Sequential Logic Encryption .- 3D Nanofabric: Layout Challenges and Solutions for Ultra-Scaled Logic Designs.- 3D Logic Cells Design and Results Based on Vertical NWFET Technology Including Tied Compact Model.- Statistical Array Allocation and Partitioning for Compute In-Memory Fabrics .- A Technology Backward-Compatible Compilation Flow for Processing-In-Memory .