Vor Ort
Merkzettel Warenkorb
  • Produktbild: Low Power Design with High-Level Power Estimation and Power-Aware Synthesis
  • Produktbild: Low Power Design with High-Level Power Estimation and Power-Aware Synthesis
- 12%

Low Power Design with High-Level Power Estimation and Power-Aware Synthesis

12% sparen

95,99 € UVP 109,99 €

inkl. gesetzl. MwSt., Versandkostenfrei

Beschreibung

Produktdetails

Einband

Taschenbuch

Erscheinungsdatum

23.10.2014

Verlag

Springer Us

Seitenzahl

170

Maße (L/B/H)

23,5/15,5/1,1 cm

Gewicht

300 g

Auflage

2012

Sprache

Englisch

ISBN

978-1-4899-8780-8

Beschreibung

Produktdetails

Einband

Taschenbuch

Erscheinungsdatum

23.10.2014

Verlag

Springer Us

Seitenzahl

170

Maße (L/B/H)

23,5/15,5/1,1 cm

Gewicht

300 g

Auflage

2012

Sprache

Englisch

ISBN

978-1-4899-8780-8

Herstelleradresse

Springer-Verlag KG
Sachsenplatz 4-6
1201 Wien
AT

Email: GPSR Kontakt

Noch keine Bewertungen vorhanden

Verfassen Sie die erste Bewertung zu diesem Artikel

Helfen Sie anderen Kundinnen und Kunden durch Ihre Meinung.

Kundinnen und Kunden meinen

Bewertungen (0)
  • Produktbild: Low Power Design with High-Level Power Estimation and Power-Aware Synthesis
  • Produktbild: Low Power Design with High-Level Power Estimation and Power-Aware Synthesis
  • Introduction.- Related Work.- Background.- Architectural Selection using High Level Synthesis.- Statistical Regression Based Power Models.- Coprocessor Design Space Exploration Using High Level Synthesis.- Regression-based Dynamic Power Estimation for FPGAs.- High Level Simulation Directed RTL Power Estimation.- Applying Verification Collaterals for Accurate Power Estimation.- Power Reduction using High-Level Clock-gating.- Model-Checking to exploit Sequential Clock-gating.- System Level Simulation Guided Approach for Clock-gating.- Conclusions.