• Produktbild: Scalable and Near-Optimal Design Space Exploration for Embedded Systems
  • Produktbild: Scalable and Near-Optimal Design Space Exploration for Embedded Systems
- 10%

Scalable and Near-Optimal Design Space Exploration for Embedded Systems

10% sparen

98,99 € UVP 109,99 €

inkl. gesetzl. MwSt., Versandkostenfrei


Beschreibung

Produktdetails

Einband

Gebundene Ausgabe

Erscheinungsdatum

03.04.2014

Abbildungen

XVII, 80 illus., 2 illus. in color., farbige Illustrationen, schwarz-weiss Illustrationen

Verlag

Springer

Seitenzahl

277

Maße (L/B/H)

24,1/16/2,2 cm

Gewicht

612 g

Auflage

2014

Sprache

Englisch

ISBN

978-3-319-04941-0

Beschreibung

Produktdetails

Einband

Gebundene Ausgabe

Erscheinungsdatum

03.04.2014

Abbildungen

XVII, 80 illus., 2 illus. in color., farbige Illustrationen, schwarz-weiss Illustrationen

Verlag

Springer

Seitenzahl

277

Maße (L/B/H)

24,1/16/2,2 cm

Gewicht

612 g

Auflage

2014

Sprache

Englisch

ISBN

978-3-319-04941-0

Herstelleradresse

Springer-Verlag KG
Sachsenplatz 4-6
1201 Wien
AT

Email: GPSR Kontakt

Noch keine Bewertungen vorhanden

Verfassen Sie die erste Bewertung zu diesem Artikel

Helfen Sie anderen Kundinnen und Kunden durch Ihre Meinung.

Kundinnen und Kunden meinen

Bewertungen (0)

Die Leseprobe wird geladen.
  • Produktbild: Scalable and Near-Optimal Design Space Exploration for Embedded Systems
  • Produktbild: Scalable and Near-Optimal Design Space Exploration for Embedded Systems
  • Introduction & Motivation.- Reusable DSE methodology for scalable & near-optimal frameworks.- Part I Background memory management methodologies.- Development of intra-signal in-place methodology.- Pattern representation.- Intra-signal in-place methodology for non-overlapping scenario.- Intra-signal in-place methodology for overlapping scenario.- Part II Processing related mapping methodologies.- Design-time scheduling techniques DSE framework.- Methodology to develop design-time scheduling techniques under constraints.- Design Exploration Methodology for Microprocessor & HW accelerators.- Conclusions & Future Directions.