Vor Ort
Merkzettel Warenkorb
  • Produktbild: Hierarchical Modeling for VLSI Circuit Testing
  • Produktbild: Hierarchical Modeling for VLSI Circuit Testing
Band 89

Hierarchical Modeling for VLSI Circuit Testing

Aus der Reihe Springer International Series in Engineering and Computer

99,99 €

inkl. gesetzl. MwSt., Versandkostenfrei

Beschreibung

Produktdetails

Einband

Taschenbuch

Erscheinungsdatum

26.09.2011

Abbildungen

XII, 160 p.

Verlag

Springer Us

Seitenzahl

160

Maße (L/B/H)

23,5/15,5/1 cm

Gewicht

277 g

Auflage

Softcover reprint of the original 1st ed. 1990

Sprache

Englisch

ISBN

978-1-4612-8819-0

Beschreibung

Produktdetails

Einband

Taschenbuch

Erscheinungsdatum

26.09.2011

Abbildungen

XII, 160 p.

Verlag

Springer Us

Seitenzahl

160

Maße (L/B/H)

23,5/15,5/1 cm

Gewicht

277 g

Auflage

Softcover reprint of the original 1st ed. 1990

Sprache

Englisch

ISBN

978-1-4612-8819-0

Herstelleradresse

Springer-Verlag KG
Sachsenplatz 4-6
1201 Wien
AT

Email: ProductSafety@springernature.com

Noch keine Bewertungen vorhanden

Verfassen Sie die erste Bewertung zu diesem Artikel

Helfen Sie anderen Kundinnen und Kunden durch Ihre Meinung.

Kundinnen und Kunden meinen

Bewertungen (0)
  • Produktbild: Hierarchical Modeling for VLSI Circuit Testing
  • Produktbild: Hierarchical Modeling for VLSI Circuit Testing
  • 1 Introduction.- 1.1 Background.- 1.2 Prior Work.- 1.3 Outline.- 2 Circuit and Fault Modeling.- 2.1 Vector Sequence Notation.- 2.2 Circuit and Fault Models.- 2.3 Case Study: k-Regular Circuits.- 3 Hierarchical Test Generation.- 3.1 Vector Cubes.- 3.2 Test Generation.- 3.3 Implementation and Experimental Results.- 4 Design for Testability.- 4.1 Ad Hoc Techniques.- 4.2 Level Separation (LS) Method.- 4.3 Case Study: ALU.- 5 Concluding Remarks.- 5.1 Summary.- 5.2 Future Directions.- Appendix A: Proofs of Theorems.- A.1 Proof of Theorem 3.2.- A.2 Proof of Theorem 3.3.- A.3 Proof of Theorem 4.1.