Gutscheinbedingungen

**Gültig bis 17.08.2026 auf Schreibwaren & Office-Artikel online auf thalia.at, in der Thalia App und in teilnehmenden Thalia Buchhandlungen in Österreich mit Schulsortiment. In den Buchhandlungen nur gültig auf lagernde Ware. Einzelne Artikel können ausgeschlossen sein. Ausgenommen sind preisgebundene Artikel. Pro Einkauf einmal einlösbar. Nur gültig gegen Vorlage oder im Onlineshop hinterlegter Bonuscard. Infos zur Einlösung in der Buchhandlung sind auf der Bonuscard-Vorteilspreisseite zu finden. Click & Collect nur bei Onlinevorabzahlung möglich. Keine Einlösung bei Scan & Go-Bezahlung. Keine Barauszahlung. Nicht kombinierbar mit anderen Aktionen und Gutscheinen. Gutschein wird auf max. 500€ Bestellwert angerechnet. Nicht gültig für Geschenkkarten, Versandkosten und Services.

  • Produktbild: Interaction Between Compilers and Computer Architectures
  • Produktbild: Interaction Between Compilers and Computer Architectures
Band 613 - 11%

Interaction Between Compilers and Computer Architectures

11% sparen

96,99 € UVP 109,99 €

inkl. gesetzl. MwSt., Versandkostenfrei


Beschreibung

Produktdetails

Einband

Taschenbuch

Erscheinungsdatum

06.12.2010

Abbildungen

XI, 143 p.

Herausgeber

Gyungho Lee + weitere

Verlag

Springer Us

Seitenzahl

143

Maße (L/B/H)

23,5/15,5/0,9 cm

Gewicht

248 g

Sprache

Englisch

ISBN

978-1-4419-4896-0

Beschreibung

Produktdetails

Einband

Taschenbuch

Erscheinungsdatum

06.12.2010

Abbildungen

XI, 143 p.

Herausgeber

Verlag

Springer Us

Seitenzahl

143

Maße (L/B/H)

23,5/15,5/0,9 cm

Gewicht

248 g

Sprache

Englisch

ISBN

978-1-4419-4896-0

Herstelleradresse

Springer-Verlag KG
Sachsenplatz 4-6
1201 Wien
AT

Email: GPSR Kontakt

Noch keine Bewertungen vorhanden

Verfassen Sie die erste Bewertung zu diesem Artikel

Helfen Sie anderen Kundinnen und Kunden durch Ihre Meinung.

Kundinnen und Kunden meinen

Bewertungen (0)

  • Produktbild: Interaction Between Compilers and Computer Architectures
  • Produktbild: Interaction Between Compilers and Computer Architectures
  • 1 EquiMax Optimal Scheduling Formulation.- 2 An Efficient Semi-Hierarchical Array Layout.- 3 Impact of Tile-Size Selection for Skewed Tiling.- 4 Improving Software Pipelining by Hiding Memory Latency.- 5 Register Allocation for Embedded System.- 6 Is Compiling for Performance == Compiling for Power?.- 7 A Technology-Scalable Architecture for Fast Clocks and High ILP.- Topic Index.- Author Index.