Vor Ort
Merkzettel Warenkorb

Gutscheinbedingungen

**Gültig von 22.06.2026 ab 19 Uhr bis 23.06.2026 24 Uhr auf Spielzeug, Schreibwaren, Filme, Geschenke & Trends, Musik, tolino eReader & Zubehör, Hörbücher und Hörbuch-Downloads (außer Abo), nicht preisgebundene Bücher und Kalender online auf thalia.at und in der Thalia App. Einzelne Artikel können ausgeschlossen sein. Aufgrund der Buchpreisbindung sind deutschsprachige Bücher und eBooks ausgenommen. Zusätzlich ausgenommen sind preisgebundene Artikel, Abos & Flatrates, eBooks, Games, Geschenkkarten/-boxen, Shelfies, Software, Zeitschriften sowie einzelne Artikel von tonies®. Pro Einkauf einmal einlösbar. Click & Collect nur bei Onlinevorabzahlung möglich. Keine Barauszahlung. Nicht kombinierbar mit anderen Aktionen und Gutscheinen. Gutschein wird auf max. 500€ Bestellwert angerechnet. Nicht gültig für Versandkosten und Services.
  • Produktbild: Dynamically Reconfigurable Systems
  • Produktbild: Dynamically Reconfigurable Systems
- 12%

Dynamically Reconfigurable Systems Architectures, Design Methods and Applications

12% sparen

95,99 € UVP 109,99 €

inkl. gesetzl. MwSt., Versandkostenfrei

Beschreibung

Produktdetails

Einband

Gebundene Ausgabe

Erscheinungsdatum

05.03.2010

Herausgeber

Marco Platzner + weitere

Verlag

Springer Netherland

Seitenzahl

441

Maße (L/B/H)

24,2/16,4/3,8 cm

Gewicht

812 g

Auflage

1. Auflage

Sprache

Englisch

ISBN

978-90-481-3484-7

Beschreibung

Produktdetails

Einband

Gebundene Ausgabe

Erscheinungsdatum

05.03.2010

Herausgeber

Verlag

Springer Netherland

Seitenzahl

441

Maße (L/B/H)

24,2/16,4/3,8 cm

Gewicht

812 g

Auflage

1. Auflage

Sprache

Englisch

ISBN

978-90-481-3484-7

Herstelleradresse

Libri GmbH
Europaallee 1
36244 Bad Hersfeld
DE

Email: gpsr@libri.de

Kundinnen und Kunden meinen

0 Bewertungen

Informationen zu Bewertungen

Zur Abgabe einer Bewertung ist eine Anmeldung im Konto notwendig. Die Authentizität der Bewertungen wird von uns nicht überprüft. Wir behalten uns vor, Bewertungstexte, die unseren Richtlinien widersprechen, entsprechend zu kürzen oder zu löschen.

Die Bewertungen sind nach Format, Anzahl Sterne und Datum sortiert.

Verfassen Sie die erste Bewertung zu diesem Artikel

Helfen Sie anderen Kund*innen durch Ihre Meinung

Kundinnen und Kunden meinen

0 Bewertungen filtern
  • Produktbild: Dynamically Reconfigurable Systems
  • Produktbild: Dynamically Reconfigurable Systems
  • Part I Architectures. 1 Development and synthesis of adaptive multi-grained reconfigurable hardware architecture for dynamic function patterns; A.Thomas, J.Becker. 1.1 Introduction. 1.2 HoneyComb architecture. 1.3 Tool Support. 1.4 Future Work. 1.5 Conclusion. References. 2 Reconfigurable components for application-specific processor architectures; T.G. Noll, T.von Sydow, B.Neumann, J.Schleifer, T.Coenen, G.Kappen. 2.1 Introduction. 2.2 Parameterized eFPGA Target Architecture. 2.3 Physical Implementation of Application Class Specific eFPGAs. 2.4 Mapping and Configuration. 2.5 Examples of (Stand Alone) eFPGAs as SoC Building Blocks. 2.6 Examples of eFPGAs as Coprocessors to Standard RISC Processor Kernels. 2.7 Conclusion. References. 3 Erlangen Slot Machine: An FPGA-Based Dynamically Reconfigurable Computing Platform; J.Angermeier, C.Bobda, M.Majer, J.Teich. 3.1 Introduction. 3.2 Drawbacks of existing dynamically reconfigurable systems. 3.3 The Erlangen Slot Machine. 3.4 Inter-module Communications. 3.5 Reconfiguration Manager. 3.6 Case Study: Video and audio streaming. 3.7 Usage of the ESM in different fields. 3.8 Conclusions. References. Part II Design Methods and Tools – Modeling, Evaluation and Compilation 4 Models and Algorithms for Hyperreconfigurable Hardware; S.Lange, M.Middendorf. 4.1 Introduction. 4.2 Hyperreconfigurable Machines. 4.3 Example Architectures and Test Cases. 4.4 The Partition into Hypercontexts Problem. 4.5 Diverse Granularity in Multi-level Reconfigurable Systems. 4.6 Partial Reconfiguration and Hyperreconfiguration. 4.7 Conclusions. References. 5 Evaluation and Design Methods for Processor-Like Reconfigurable Architectures; S.Eisenhardt, T.Schweizer, J.Oliveira Filho, T.Kuhn, W.Rosenstiel. 5.1 Introduction. 5.2 Benefits and Costs of Processor-LikeReconfiguration. 5.3 Specialization / Instruction Set Extension. 5.4 Optimizing Power. 5.5 Optimizing External Reconfiguration . 5.6 Conclusion. References. 6 Adaptive Computing Systems and their Design Tools; A.Koch. 6.1 Introduction. 6.2 Execution Model. 6.3 ACS Architecture. 6.4 Hardware/Software Co-Compilation Flow. 6.5 Infrastructure. 6.6 Lessons Learned. 6.7 Future Work. 6.8 Conclusions. References. 7 POLYDYN– Object-oriented modelling and synthesis targeting dynamically reconfigurable FPGAs; A.Schallenberg, W.Nebel, A.Herrholz, P.A. Hartmann, K.Grüttner, F.Oppenheimer. 7.1 Introduction. 7.2 Related work. 7.3 Methodology. 7.4 Derived interface classes. 7.5 Modelling example: Car audio system. 7.6 Synthesising OSSS+R. 7.7 Evaluation. 7.8 Conclusion and Future Work. References. Part III Design Methods and Tools – Optimization and Runtime Systems 8 Design Methods and Tools for Improved Partial Dynamic Reconfiguration; M.Rullmann, R.Merker. 8.1 Introduction. 8.2 Motivation. 8.3 Reconfigurable Module Architecture and Partitioning. 8.4 Reconfiguration State Graph. 8.5 Module Mapping and Virtual Architecture. 8.6 High-Level Synthesis of Reconfigurable Modules. 8.7 Experiments. 8.8 System Design for Efficient Partial Dynamic Reconfiguration. References. 9 Dynamic Partial Reconfiguration by Means of Algorithmic Skeletons – A Case Study –; N.Montealegre, F.J. Rammig. 9.1 Introduction. 9.2 Overview of the overall system. 9.3 Library of Algorithmic Skeletons. 9.4 Application Scenario: Channel Vocoder Analyzer. 9.5 Conclusion. References. 10 ReCoNodes – Optimization Methods for Module Scheduling and Placement on Reconfigurable Hardware Devices; A.Ahmadinia, J.Angermeier, S.P. Fekete, T.Kamphans, D.Koch, M.Majer, N.Schweer, J.Teich, C.Tessars, J.C. van der Veen. 10.1 Introduction. 10.2 Offline and