Produktbild: Transactions on High-Performance Embedded Architectures and Compilers II
Band 5470

Transactions on High-Performance Embedded Architectures and Compilers II

49,99 €

inkl. gesetzl. MwSt., Versandkostenfrei


Beschreibung

Produktdetails

Einband

Taschenbuch

Erscheinungsdatum

22.04.2009

Abbildungen

mit Illustrationen

Herausgeber

Per Stenström + weitere

Verlag

Springer Berlin

Seitenzahl

327

Maße (L/B/H)

24/15,9/2,3 cm

Gewicht

523 g

Auflage

0. Auflage von 2009

Sprache

Englisch

ISBN

978-3-642-00903-7

Beschreibung

Produktdetails

Einband

Taschenbuch

Erscheinungsdatum

22.04.2009

Abbildungen

mit Illustrationen

Herausgeber

Verlag

Springer Berlin

Seitenzahl

327

Maße (L/B/H)

24/15,9/2,3 cm

Gewicht

523 g

Auflage

0. Auflage von 2009

Sprache

Englisch

ISBN

978-3-642-00903-7

Herstelleradresse

Springer-Verlag GmbH
Heidelberger Platz 3
14197 Berlin
Deutschland
Email: sdc-bookservice@springer.com
Url: www.springer.com
Telephone: +49 30 827870
Fax: +49 30 8214091

Noch keine Bewertungen vorhanden

Verfassen Sie die erste Bewertung zu diesem Artikel

Helfen Sie anderen Kundinnen und Kunden durch Ihre Meinung.

Kundinnen und Kunden meinen

Bewertungen (0)

  • Produktbild: Transactions on High-Performance Embedded Architectures and Compilers II
  • Special Section on High-Performance Embedded Architectures and Compilers.- Recruiting Decay for Dynamic Power Reduction in Set-Associative Caches.- Compiler-Assisted Memory Encryption for Embedded Processors.- Branch Predictor Warmup for Sampled Simulation through Branch History Matching.- Data Cache Techniques to Save Power and Deliver High Performance in Embedded Systems.- Combining Edge Vector and Event Counter for Time-Dependent Power Behavior Characterization.- Regular Papers.- Accurate Instruction Pre-scheduling in Dynamically Scheduled Processors.- Fetch Gating Control through Speculative Instruction Window Weighting.- Fast Code Generation for Embedded Processors with Aliased Heterogeneous Registers.- Linux Kernel Compaction through Cold Code Swapping.- Complexity Effective Bypass Networks.- A Context-Parameterized Model for Static Analysis of Execution Times.- Reexecution and Selective Reuse in Checkpoint Processors.- Compiler Support for Code Size Reduction Using a Queue-Based Processor.- Power-Aware Bus Coscheduling for Periodic Realtime Applications Running on Multiprocessor SoC.- Performance Characterization for the Implementation of Content Addressable Memories Based on Parallel Hashing Memories.