Vor Ort
Merkzettel Warenkorb
Produktbild: System-On-Chip Test Architectures
Band Volume . - 13%

System-On-Chip Test Architectures Nanometer Design for Testability Volume .

Aus der Reihe Systems on Silicon
13% sparen

66,99 € UVP 77,10 €

inkl. gesetzl. MwSt., Versandkostenfrei

Beschreibung

Produktdetails

Einband

Gebundene Ausgabe

Erscheinungsdatum

01.11.2007

Verlag

Academic Press

Seitenzahl

896

Maße (L/B/H)

24,1/19,7/4,2 cm

Gewicht

1596 g

Sprache

Englisch

ISBN

978-0-12-373973-5

Beschreibung

Produktdetails

Einband

Gebundene Ausgabe

Erscheinungsdatum

01.11.2007

Verlag

Academic Press

Seitenzahl

896

Maße (L/B/H)

24,1/19,7/4,2 cm

Gewicht

1596 g

Sprache

Englisch

ISBN

978-0-12-373973-5

Herstelleradresse

Libri GmbH
Europaallee 1
36244 Bad Hersfeld
DE

Email: gpsr@libri.de

Noch keine Bewertungen vorhanden

Verfassen Sie die erste Bewertung zu diesem Artikel

Helfen Sie anderen Kundinnen und Kunden durch Ihre Meinung.

Kundinnen und Kunden meinen

Bewertungen (0)
  • Produktbild: System-On-Chip Test Architectures

  • Introduction; Digital Test Architectures; Fault-Tolerant Design; SOC/NOC Test Architectures; SIP Test Architectures; Delay Testing; Low-Power Testing; Coping with Physical Failures, Soft Errors, and Reliability Issues; Design for Manufacturability and Yield; Design for Debug and Diagnosis; Software-Based Self-Testing; FPGA Testing; MEMS Testing; High-Speed I/O Interface; Analog and Mixed-Signal Test Architectures; RF Testing; Testing Aspects of Nanotechnology Trends.