Vor Ort
Merkzettel Warenkorb
  • Produktbild: Correct Hardware Design and Verification Methods
  • Produktbild: Correct Hardware Design and Verification Methods
Band 987

Correct Hardware Design and Verification Methods IFIP WG 10.5 Advanced Research Working Conference, CHARME '95, Frankfurt, Germany, October 1995. Proceedings

Aus der Reihe Lecture Notes in Computer Science

51,99 €

inkl. gesetzl. MwSt., Versandkostenfrei

Beschreibung

Produktdetails

Einband

Taschenbuch

Erscheinungsdatum

18.09.1995

Herausgeber

Paolo Enrico Camurati + weitere

Verlag

Springer Berlin

Seitenzahl

346

Maße (L/B/H)

23,5/15,5/1,9 cm

Gewicht

478 g

Auflage

1995

Sprache

Englisch

ISBN

978-3-540-60385-6

Beschreibung

Produktdetails

Einband

Taschenbuch

Erscheinungsdatum

18.09.1995

Herausgeber

Verlag

Springer Berlin

Seitenzahl

346

Maße (L/B/H)

23,5/15,5/1,9 cm

Gewicht

478 g

Auflage

1995

Sprache

Englisch

ISBN

978-3-540-60385-6

Herstelleradresse

Springer-Verlag KG
Sachsenplatz 4-6
1201 Wien
AT

Email: GPSR Kontakt

Noch keine Bewertungen vorhanden

Verfassen Sie die erste Bewertung zu diesem Artikel

Helfen Sie anderen Kundinnen und Kunden durch Ihre Meinung.

Kundinnen und Kunden meinen

Bewertungen (0)
  • Produktbild: Correct Hardware Design and Verification Methods
  • Produktbild: Correct Hardware Design and Verification Methods
  • What if model checking must be truly symbolic.- Automatic verification of the SCI cache coherence protocol.- Describing and verifying synchronous circuits with the Boyer-Moore theorem prover.- Problems encountered in the machine-assisted proof of hardware.- Formally embedding existing high level synthesis algorithms.- Formal design of a class of computers — its high stage: abstract microprogramming.- Symbolic analysis and verification of CPA descriptions.- A foundation for formal reuse of hardware.- State enumeration with abstract descriptions of state machines.- Transforming Boolean relations by symbolic encoding.- Design error diagnosis in sequential circuits.- Timing analysis of asynchronous circuits using timed automata.- Improved probabilistic verification by hash compaction.- Formal support for the ELLA hardware description language.- Verifying hardware components with JACK.- Language containment of non-deterministic ?-automata.- A partial-order approach to the verification of concurrent systems: Checking liveness properties.- Semantics of a verification-oriented subset of VHDL.- Reasoning about VHDL using operational and observational semantics.- A symbolic relation for a subset of VHDL'87 descriptions and its application to symbolic model checking.